リムナンテスは愉快な気分

徒然なるままに、言語、数学、音楽、プログラミング、時々人生についての記事を書きます

Verilogでマイクロプロセッサ設計(コード付き)

実例で学ぶマイクロプロセッサ設計

 

Verilogを一通り勉強してはみたけどいまいち分かんない……wireとregって何が違うの……というレベルだったので、Verilogのおべんきょうも兼ねてマイクロプロセッサをシミュレートするプロジェクトです。Verilog書けたら大金稼げるらしいからね!

 

将来的にパイプライン化することを見越して5段のマルチサイクルプロセッサを設計することを目指す(あんまり実装のことは考えてない)。

命令セットアーキテクチャの仕様は32ビットのMISP(MISP32)に準拠しています。多少の差異はあるかもしれませんが。

 

ロードマップ(近々改修予定)